Module Fact.Equal

module Equal: sig  end

val lhs_of : t -> Term.t

val rhs_of : t -> Term.t

val pp : t Pretty.printer

val make : Term.t -> Term.t -> Jst.t -> t

val both_sides : (Term.t -> bool) -> t -> bool

val is_var : t -> bool

val is_pure : Th.t -> t -> bool

val status : t -> Term.status

val map2 : Jst.Eqtrans.t * Jst.Eqtrans.t -> t -> t

val map : Jst.Eqtrans.t -> t -> t

val map_lhs : Jst.Eqtrans.t -> t -> t

val map_rhs : Jst.Eqtrans.t -> t -> t